中国科学院计算技术研究所用22nm造出了多达256核心的大型芯片，而未来目标是最多做到1600核心，为此将用上整个晶圆，也就是“晶圆级芯片”。这一芯片被命名为“浙江”，采用了近年来流行的chiplet芯粒布局，分成16个芯粒，而每个芯粒内有16个RISC-V架构核心，总计256核心，都支持可编程、可重新配置。

消息来自于EDN电子技术设计报道，中国科学院计算技术研究所的研究人员在《基础研究》杂志上发表了一篇论文，谈到了光刻技术和芯片的局限性，提出了一种他们称之为“大芯片”的架构，还介绍了一个基于16个chiplet的256核处理器系统，命名为“浙江大芯片”，并表示未来这种设计可以扩展到100个芯粒，从而达成1600核心。

据介绍，这款 “浙江大芯片”采用22nm制造工艺，推测来自中芯国际，因为延迟非常低，整体性能不俗的同时，功耗并不高。该芯片由16个小芯片组成， 每个小芯片中都有16个CPU 处理器，通过片上网络(NOC) 连接，每个tile完全对称互连，以实现多个chiplet 之间的通信。CPU处理器是基于RISC-V指令集设计的。此外，该处理器采用统一内存系统，这意味著任何tile上的任何核心都可以直接访问整个处理器的内存。

以下是如何使用中介层将16个小芯片捆绑在一起形成具有共享内存的256核计算复合体，从而实现芯片间 (D2D) 互连：

CAS研究人员表示，为了连接多个小芯片，采用了芯片间 (D2D) 接口。该接口采用基于时分复用机制的通道共享技术进行设计。这种方法减少了芯片间信号的数量，从而最大限度地减少了 I/O 凸块和内插器布线资源的面积开销，从而可以显著降低基板设计的复杂性。

虽然一个大芯片计算引擎作为多芯片或晶圆级复合体可能很有趣，但重要的是如何将这些设备互连以提供百亿亿级计算系统。

论文指出，多芯片设计可用于构建百亿亿次超级计算机的处理器，AMD 和英特尔目前正在做这件事。

值得一提的是，早在2019年，半导体企业Cerebras Systems就发布了世界最大芯片“WSE”(Wafer Scale Engine)，一颗如同晶圆大小的AI处理器。采用台积电16nm工艺制造，拥有46225平方毫米面积、1.2万亿个晶体管、40万个AI核心、18GB SRAM缓存、9PB/s内存带宽、100Pb/s互连带宽，功耗也高达15千瓦。

来源：香港新闻网